A/D converter出力に、directに 7MHｚ sine波を掛けてみた（赤がQ出力、白が積の結果）
| ０．（追加記事）サンプリングを利用する方法の実験結果 入力 7090KHｚ->A/D変換出力（サンプリング周波数 56.8MHｚ）->7100KHｚで再サンプリング  やはり、懸念していた通り、ノイズレベルが高すぎるかも知れない.....  SG出力 7090KHｚ 0.1Vp    lattice PLL IP coreでは、 clk7（7.1MHｚ）は、１０MHｚ未満に設定できない仕様なので、verilogのプログラムで、ｃｌｋ（113.6MHｚ）を16分周した。 追加記事終わり。 １． これでいいのだ A/D入力 7010KHｚ -> A/D 出力 このA/D出力に、directに7000KHｚを掛けてみた、simulation結果が上図のspectrumです。 ２つのシグナル 7010KHｚ、70000KHｚの差、10KHｚが観測されますが、ノイズレベルが心配でした。 よさそう......   ２．再サンプリングを利用する方法もある 73. サンプリングすることは、AM変調のようなもの？ でも、書きましたが 「サンプリングすることは、いわば入力信号をサンプリング周波数でAM変調するようなものです。」 （Design Wave DSP処理のノウハウ CQ出版 西村先生） で、 simulationをやってみました。   できてる事は、できてるのですが ノイズフロアが上昇してる気がして、なりませんねん。 これでいいのであれば、 元クロックの16分周を、PLLで作ればいいだけで、 出力も1ビットなので、以降の処理も楽ですね。 やってみる価値が、あるかも知れません。 ３．A/D converter出力に、直接7MHｚを掛けるには 純度の高い NCO(DDS) が必要です。 で、 Lattice社のispLeverで NCO IPcoreを利用できないかと、考えました。  このNCOは、凄い性能をもっています。 Functional simulationも、できます。  ですが...... FPGAに実装できませんでした、涙。   An IP license must be purchased to implement the IP into a lattice FPGA. ですって。 まあ、まだ、こんな段階です。 |
| H.22.4.28 |