ΔΣーADC原理　その２　まだ解らん



LT SPICEを使ってsimulateしてみる

１．SAR（Successive Approximation Resister）は、要らない 　　　　lattice社のRD1063.pdfに従って、Verilog-HDL記述のsampleを、読んでみたが 　　　　よく、わからない.... 　　　　 　　　　第一、逐次変換型なら、sample　&　hold　が必要と思えるが、 　　　　このsampleの　verilog-HDL記述の、何処がそれに当たるのか、解らないんです。 　　　　それに、私の目的は 　　　　　　　　「アナログ信号を、１ビットで表現する」 　　　　に限っていますので、SARは、不要と考えます。 　　　　もっかい、調べ直します。 ２．Renesus社の�刄ｰA/D 変換器ユーザーズガイド 　　　　 　　　　出典：　http://documentation.renesas.com/jpn/products/mpumcu/apn/rjj05b0899_splug.pdf 　　　　これは、解りやすく書かれています、　もう、何回、解りやすいと、言った事か 　(^_^;; 　　　　で、 　　　　気付いた事が、あります。 　　　　ΔΣAD変換は、sample点のholdが、要らない！ 　　　　 　　　　 　　　　知らんかったん？　　　はい、知りませんでした、　涙　 (-_-) 　　　　どえりゃー、ドジなこって、すんません。 　　　　再度、調べまくる。 ３．LT SPICE　で　simulate 　　　　私のリンク先の、リビエラ様のHP（ベルが鳴っています）　 　　　　そして、 　　　　以前ご教授頂いた、ネオテックラボ様のHP　を、参考に、 　　　　させて頂きました。 　　　　お二方には、貴重な資料、ありがとうございます。 m(__)m 　　　　 　　　　 　　　　で、Δ（微分）の部分は何処？ 　　　　　　　　はい、コンパレータの部分の、ようです。 　　　　　　　　「差をとる」という所が、微分に相当します。 　　　　　　　　文字通り、抵抗とオペアンプによる減算部と思う.... 　　　　　　　　ほな、やっぱり　delta sigma やね、　sigma delta　やのうて..... 　　　　　　　　 　　　　　　　　参考：CMOSアナログ回路入門　CQ出版社　谷口先生（p.280） 　　　　Σ（積分）は 　　　　　　　　オペアンプによる積分回路です。 　　　　尚、リビエラ様は、3次のΔΣ変調回路についても、書かれておられます、凄い！ 　　　　以上をもちまして、 　　　　実際に、この通りの回路を組み立ててみたいと、思います。 　　　　 　　　　あちゃー、感光基板のストックが、全然無いっ。 　　　　p.s 　ケアマネージャー試験受かってしまいました、いそがしー。

H.21.12.20