1bit SINCフィルタ1段、 decimation=1/16
１．1bit
SINC フィルタ decimation=1/16 CIC フィルタにつきましては、もっかい洗い直します。 ところでですねえ、 Xilinxの統合開発環境 ISEでは、 このCICフィルタとか、DDS、fir filterとかの各種IPが、無償で付いてくるんですよね、ええなあ (^_^;;  ちなみに、 CICフィルタのverilogファイルは、生成してもらえないみたいです。 いえ、現物（FPGAボード）は、持ってないんですが 試してみたいなあーっと、思ったりなんかして..... いかん、いかん (^_^;; ///////////////////////////////////////////////////////////////////////////////////////////////////// その他、 新しい統合開発環境 Lattice Diamondでの開発の様子です。      H.22.8.22 |