ΔΣ-ADCの原理　その６　3次delta sigma ADC



voltage specturm of output (input: 0.2Vp sin wave)

１．原点に帰る 　　　　色々迷いましたが、付け加えたカップリングコンデンサは、全て外して 　　　　皆様に御教授いただいた通りの回路に戻りました、なんのこっちゃ  (^_^;; ２．先ずは1st order delta sigma ADC 　　　　　　　　 　　　　 　　　　（電源、クロック源は、 3rd order delta sigma ADC　も同じです。） 　　　　どういう風に、基準電圧（cmp)に収束するかを、調べますと 　　　　先ず、step1（白色）が、4uSでVcmpに収束し、 　　　　続いて15uSになると、step2（積分結果）が、Vcmp付近で振動します。 　　　　 　　　　 　　　　step2（積分結果）が、Vcmp付近に収束すると、Q出力が現れます、理論は、解りませんが..... 　　　　 　　　　この回路及び、3rd order delta sigma ADC circuitは、 　　　　積分する所以外に、C（コンデンサ）を使いませんから 　　　　周波数に依存しませんよね、ええなあ。<-- あかんっ！、積分回路やったら、やっぱし、LPFやんか....(-_-);; 　涙。 ３．3rd order delta sigma ADC circuit 　　　　冒頭に掲げた回路です。      　　　　 　　　　 　　　　各stepの動きは、　1st order delta sigma ADC circuitに、よく似ています。 　　　　         3rd order delta_sigma.asc.txt ４．1次 delta sigma と　3次 delta sigma を比較すると.... 　　　　私には、実に、不思議なんですが、 　　　　両者の、Q出力のspectrumは、殆ど変わらない！ 　　　　 　　　　しかし、　簡単な、同じ、Low pass filterを通すと 　　　　両者の違いが、はっつきりと、現れます。 　　　　 　　　　これは、何故？　なんでやのん？...... 　　　　FFTでは、縦波は、表現でけんちゅう訳か.... 　　　　以上から 　　　　FPGA内での操作は、先ず、フィルタ操作からするのが、よさそうですね...... 　　　　入力を素通りさせたら、1次ΔΣでも、3次ΔΣ回路でも、変わらん結果でますさかい 　　　　がっかり、されませんように。          H.22.1.30