FPGA内部で生成した1bitの2信号、1MHｚと900KHzの積
| １．アナログの部分は終了か 前節で、バンドパスΔΣ-ADCを調べました。 これで、アナログの部分を終了しようかなと、思います。 何故なら lowpass ΔΣの場合と同じと思って、やみ雲に、カスケード接続しても、 bandpass ΔΣでは、その効果が見えません。 そらまあ、 何故 lowpassΔΣでは、カスケード接続で効果が出るかを、知らないと、bandpass型に応用できませんね。 この辺りは、「CMOSアナログ回路入門 谷口先生 CQ出版社」 ｐ.277 「第16章ΔΣ変調器」に、詳しく書いて下さっています。 bandpass型の原理も、この本で教わりました、御礼。 ２．ところで、1bit信号同士の積ができるの？ 表題の図は、FPGA内部で生成した1bitの 2信号、１MHｚと0.9MHzの積で、そのQ出力を見たものです。 このためのFPGA用のプログラムは、既に作ってあります。 アナログ部分で、1bitで、信号が取り込めたと仮定して FPGA内部で、1bit信号同士の積を求めたものです。 1MHz辺りの1bit信号の積では、出力があるのですが ７MHｚと、7.1MHzの1bit信号同士の積では、出力がありません、アレレッ？ ちょっと、悩みました.....はて？ で、気が付きました。 そうか....1bit同士の2信号の積を取る時、 ノイズではなくて、元信号のみを増幅するために、移動平均フィルタを通していました。 つまり、移動平均を採る事は、LPFの一種やから、７MHｚの信号は、つぶされてしまってたんやと。 何のこっちゃ、そうやったんか.... ΔΣ変調の部屋 参照の事。（とても解りやすく書いて下さいまして、ありがとうございます。 m(__)m ） 移動平均をとるのでは無くて、1bit信号同士の積の時にも bandpassフィルタを通せば、いいのでは、ないのかなｱ....... ３．bandpass型でも、カスケード接続は、意味がある   ですので、是非ともカスケード接続したいところです。 私の力では、 アナログ部分でカスケード接続できなかったけんど、（あきらめた訳ではない） アナログ信号を、1bitディジタル信号にできたんやったら 以降は、ディジタルで処理したら、カスケード接続と同じ効果が出るんとちゃうやろか..... ぼやきみたいで、すまｿ。 H.22.3.16 |