AGCも考慮して、ユニポーラトランジスタ（FET）も、調べてみる事にしました。
今まで、キットでは、お目に掛かったけど、あんまし、考えた事がなかった...
AGCも、詳しい事、知りませんねん。
数理設計研究所、玉置様の所で、2SK192Aのスパイスモデルを入手しました。
実際に入手したのは、２SK193（Fランク）ですけど...
この２SK193は、yahooオークションで、aki_partsの、おばちゃん（ちゅうても、私より、多分、年下）が、
サービスで、付けてくれはったんですわ、おおきに。
２SK192Aのspiceモデルで、調べて行きましょう。
で、Id（ドレイン電流）が変化する事が解ります。
ドレイン電圧が、2.4V位（ピンチオフ電圧言うんやろか？）から上では、ドレイン電流が一定になり、飽和しています。
この飽和領域では、ドレイン電圧が変化しても、ドレイン電流が殆ど変化しない、
と、言う事は、電流の変化分dI(インピーダンスRは、変化しないとすると）
やから、分母のR（インピーダンス）が、むっちゃ大きい言うことに、なります。
この飽和領域以外の所では、ドレインのインピーダンスが変化するから、
増幅に使うと、ややこしゅうて、しゃあないから、使わないと、思います。
どんな、使い方すんのやろう？
ドレイン電圧で、ドレイン電流を変化させて、それをソースから取り出すんやろか？
ともかく、
飽和領域では、ドレイン電流を変化させるのは、ゲート電位ですから、わかりやすいですね。
試しに、
Id＝１２ｍA
この時の、ゲートソース間の電圧は、グラフより－０．６V。
今、ソース電位を２Vに設定すると、
１２ｍAのソース電流が流れるから、
そして、今、0.1Vｐ－ｐの電圧を取り出すとすると
ドレインソース間のピンチオフ電圧2.5Vは、使えないから
トレインソース間の電圧は
2.5V+0.1V=2.6V
は、欲しい。
余裕を取って、３Vとする。（現実的ではないですが、練習の為）
結局、ドレイン電位は２＋３＝５Vと、なる。
ドレイン抵抗には、１２ｍAの電流が流れるし、
この増幅器の増幅率を3倍と、すると
ドレインの所の抵抗は、167x3＝498Ω位。
ここに、１２ｍAの電流が流れるから
ドレイン抵抗での、電圧降下は
１２ｍA ｘ498Ω＝5.98V=6V
そしたら、電源電圧は、結局
２V+３V+６V=１１V
と、決まる。
１２ｍAのドレイン電流を流すための、ゲートソース間電圧は、ー０．６Vでしたから
ゲートの電位は
２Vー０．６V＝１．４V
これで、バイアス関係は、決まりました。
オペーレーションポイントを、spiceで計算してもらいました。
大体、OKですね。
このバイアス関係で、3倍のアンプが出来上がると思ったのですが、そうは、ならんかった...
2倍のアンプにしか、ならんのです...絶句。
3倍のアンプを作るのに、わざわざ、１２ｍAも、流すのが間違いでしょうか？
同じようにして、ドレイン電流1ｍAで、3倍のアンプを組みました。
うーむ、Id＝1mAにして、やっと、2.6倍位に、上昇しました。
これの原因なんですが、
私なりに考えると、
２SK192Aは
が、低いので、
ゲート電圧の変化が、ドレイン電流に起こす変化が小さいので
高抵抗で受けないと、電圧変化が大きくならないのでは...実は、よく、解らん(T_T)
私のバイブルの一冊、「定本続トランジスタ回路の設計 鈴木正臣先生 CQ出版 p.61-62」に、よると
（何冊も、バイブル持つなっ、ちゅうのに...）
「この誤差の原因は、FET自体の利得（相互コンダクタンスgmと考えてもよい）が、あまり大きくないことに
関係します。...Vｇｓは常に一定（別の見方をするとgmが無限大）と考えましたが、実際の回路では
Vｇｓが常に一定ではないので（入力信号ｖiによってちょっとだけ変化する）、このように計算値と測定値に
誤差が出てしまいます。」
うーむ、なんとなく、解ったような気が...
数理設計研究所で見つけた２SK192Aの、spiceモデルは、以下のとおりです。
.model 2SK192A NJF(beta=2.96m vto=-2.60 cgd= 1p cgs= 2p)
たった４つのパラメータ！！！
beta＝gmの事
vto＝スレショッルド電圧（ピンチオフ電圧と言うのか？このほうが庶民的でええわ。）
cgd＝ゲートドレイン間容量
ｃｇｓ＝ゲートソース間容量
の、事です。
２SK193なんて、古い（らしい）データシートは、インターネット上では、見つかりませんでした...
手元に、'９１最新高周波デバイス規格表CQ出版が、ありました。
これに出ていたデータは
「
用途：FMチューナー用。ラジオ、車載等のFMチューナーに最適
特徴：帰還容量Crssが小さいので、中和コンデンサを省略できる。
Idss2.50mS（ｔｙｐ）
Ciss5ｐF（ｔｙｐ）
Crss0.07ｐF（ｔｙｐ）」（以降、私は、Idss以外は、typの値を使いました）
ここで
Crss＝ｃｇｄ＝0.07ｐF
Ciss＝ｃｇｄ＋ｃｇｓ
より
ｃｇｓ＝Ciss－ｃｇｄ＝5ｐF－0.07ｐF＝4.93ｐF
と、考えました。
さて、IdssとVｐ（スレッショルド電圧）の関係なのですが
という、素晴らしい関係式を、見つけました。
原著者と、翻訳されて、公開されておられる方に、御礼申し上げます。
決して転載ではございませんので、ご容赦下さい。
と
は、本来、固有の常数ですので、Vgsで微分できます。
従いまして
と、なります。
私の調べた２SK193（F区分）の
は、テスターで調べると１．８３ｍAでした。(まだ、一個しか、調べてません）
そして、
は、全て、
の時のものでした。
ですので、Idがゼロ（１μA位）になる時の、ゲートソース間の電圧を測定すれば
それが、Vpですし、
の時のｇｍは
から予測できると、思われます。
（まだ、そこまで、実験してませんねん..）
とにかく、Idｓｓ＝１．８３ｍAになるように、ｖto（Vp）を作ってしまいました。実験せな、あかんねんけど...
.model 2SK193f NJF(beta=2.3m vto=-0.9 cgd= 0.07p cgs= 4.93p)
ええ加減な所は、ご容赦下さい、あくまでも、個人的な実験でございます故 m(_)m
このモデルを元に、簡単なソース接地（ゼロバイアス）を作ってみました。
この結果を見ますと、入力インピーダンスが、５０Ωの時、高い周波数まで、平坦です。
青線は、入力インピーダンスが1.5ｋΩ（セラミックフィルタの出力インピーダンスでした）の時のもの。
わけが解らないけど、これは、おもしろい！
早速作ってみました。
〔入力は -20dBm]
緑：上の回路（ソース接地回路）の結果、400MHzまで、行けます。
黄：同FETで、ソースフォロアも、作ってみたら、こっちのほうが、結果が悪い（回路設計が悪いのか...）
続く...
H.16.9.25