続 CQ版LatticeXP2を試す


これならOK! LatticeXP2で行きましょう
DDS:out=10KHz

 1.どこが間違っていたのか?

    前節の冒頭の図では、随分と、高調波のレベルが高くて、難儀していました。

    似たようなプログラムを試している内に、

    自分のミスに気づきました。

    内部発信器を使った後、PLLも使ったのですが、

    その時、内部発信器のプログラムを、プロジェクトから消さないで、そのまま、残して、

    PLLを作動させていたのが、原因のようです、皆様、ごめんなさい。

    CQ版LatticeXP2は、立派に作動しています、ばんにゃい \(^_^)

    唯、オシロでの観測では、まだ、ちょっと、ジッタ多いか....難しいなあ。

    

    いや、ジッタやのうて、3MHz辺りからのノイズレベルが高すぎるからと、判明。

    1次ローパスフィルタ素通りしてるみたいやねん....どうなっとるんかしら、はて?
    
    

 2.レポートを覗いてみると

    

    やはり、sinRomデータは、EBRに配置されています。

    以下は、デザイン サマリーです。

    

    verilogHDL記述は、以下のようにしています。

    

     Design Planner で、Frequency Preferenceも確認しておきましょう。

    

    同じく、Clock Attributesも、もう一度、確認しておきます。  

    clock_cは、PLLへの、水晶発信器による入力です。  

    

    carry_outの 54番は、私のI/Oの設定によるものです。

    LatticeXP2が使えるようになって、凄く、うれしいです。

         皆様に、ご迷惑をお掛けした事、お詫び申し上げます。

 H.21.5.19