30KHz と 100KHzの1bit信号の積。 元の30KHz成分が消せない...... (-_-;;
| １．1bit信号同士の積 やはり、難しいです。 最初は、元の30KHｚだけでなく、100KHｚ成分も、しっかり残っていて、びっくりしました。  恐らく、積の仕方が間違っていると、思います、1週間がんばりましたが.... ΔΣ変調にこだわるのは、よく解らないながらも そのノイズの少なさと、ロジックエレメントの消費の少なさに、驚いたからです。 それに、音波は縦波であり、1bit信号は、この縦波を表現してくれるからです。 ニューロンの回路も、まさに、このΔΣ変調と、同じなのだそうです。 http://www.jstage.jst.go.jp/article/jnns/15/1/39/_pdf/-char/ja/ 貴重な資料を公開くださって、ありがとうございます。 verilogHDLの記述は、こう、しました。 どこか、間違っている....しかし、まだ、.わからん、ﾌﾞﾂﾌﾞﾂ。 ひょっとして、32tapsの移動平均による遅延が問題なのかも....そんな気がしてきました。 わずか、1個の遅延器による移動平均を加えるだけで、100KHz成分が減少しました故。   multiplied_sig が、1bit信号同士の積です。それらしいのですが....... 比較の為、20bit同士の信号（30KHｚ & 100KHｚ）を直接、掛けて、40bitの信号を得ました。 その40bitの積の結果を、PDMで、1bitに変換して、観察しました。  ご覧のように、20bit同士の積の後、PDMにて1bit信号に変換後に出力しても、 ノイズレベルは、1bit信号同士の積に、到底、かないません。  それから、1bit信号同士を、直接掛けると、どうなるか？ やってみました。   どうも、いけませんね...... |
| ２．これは、凄い！ これとは、「トランジスタの料理法 第11章 ΔΣ型A-Dコンバータを作る 柴田先生 CQ出版」 です。 特に、「11-4 バンドパスΔΣ型A-Dコンバータ ｐ.182～」です。 これは、ある中間周波数での、限られた帯域で高解像度にA-D変換を行うコンバータです、素晴らしいですね。 「中間周波数付近で高解像度の変換を行います。.... すると、低周波ではなく中間周波数のみで高解像度の変換を行うA-Dコンバータを作ることができます。...」（同書 p.183） 柴田先生のシミュレーションでは、トランジスタ化された、 25MHｚ +- 500KHｚのバンドパスΔΣ型A-Dコンバータを、試しておられます。 日本で考案されたΔΣ変調とか、バンドパスΔΣ型A-Dコンバータ等.....凄いですね。 この国は、凄いで.....ちょっと、うれしい。 H.21.4.2 |