1組の信号(100KHz & 110KHz) の PDM後の合成 （160KHz成分は、何やろ？）
| １．PDM ( Pulse Denstiy Modulation ) 後の２信号の和  PDM後に信号を合成すると、LE（ロジックエレメント）の消費が少なくて、有り難いんです。  基本クロックの周波数も、ぐっと、よくなります。   PDM後の２信号の和は、わかる気がします。 verilogHDLによるプログラムは、こんな感じです。  「わかるVerilogHDL 入門 木村先生 CQ出版」の本、すごくいい本なんですが、 まだ、必要に迫られてないもんで、半分位しか、読んでないんです、ごめんなさい m(_ _)m |
| ２．問題は、PDM後の２信号の積や.... 貴重なΔΣ変調の部屋を読ませていただいてます、御礼。 そもそも、ΔΣ変調の量子化は、１と、－１ らしいです。 方や、コンピュータによるプログラミングでは、1bitで表現できるのは、0 と 1 なんです。 2信号の和やったら、0と1 で問題ないんですが、積となると -1x-1=１ に、ならなあかんのに、 0x0 = 0 となって、あかんのです。 頭痛いわ..... ΔΣ変調の原型は、Δ変調らしい事が解ってきました。（これも、資料が少ない。 デルタ変調、ありがとうございます。） |
| ３．Δ変調をsimulateする とにかく、1と -1を出力せなあかんので、出力は 2bitと、しました。   Δ変調では、入力が一定では、具合が悪いです。   出力が途切れます。 通常のsin波のデータで観測すると  まあ、普通です。 で、この出力ｙを展開してみますと  うーむ、 2bitで signed表現した時、１と -1では、 最下位ビットは、常に １です...... 要らんやんか。 と言う事は、1と -1 を、とらなくても 1bitで積をとる場合は、 0 と 1で代用し、 常数倍Xする場合、 １ の時は Xを出力して、 0の時は -Xを出力するようにプログラムすれば、ええんやろか.... そんな気がしてきました。 H.21.3.18 |