30KHzと100KHｚの積 （30KHｚ、100KHｚの元の信号は、出力の-60ｄB）
| １．積の時は、信号の正負が必要 掛け合わせる信号は、signed signalでないと、駄目でした。 それから、ΔΣ変調の出力も、1,-1と、正負の区別があるほうが、やりやすかった。 で、ΔΣ変調の回路も、基本に忠実に、verilogHDLで記述しました。  これを作っておいてから、1bit信号の積を行います。  シミュレーションの結果です。 （out1は、オシロで観測される波形と同じです。）  やれやれ、なんとか、できました、 (^_^;; |
２．MAXⅡマイクロキットの水晶発振器を、換装してしまいました なかなかの、難しさでした。 と言うのも、面実装の水晶発振器は、広い面積のランドに、しっかり貼り付けてあるからです。 ハンダこてだけでは、絶対無理です。 慌てて、日本橋に行って、サンハヤトの「表面実装部品取り外しキット」を、買って参りましたが それでも、なかなか外せませんでしたわ..... やっとの思いで、取り外せましたが、ハンダが飛んだり、隣接するチップコンデンサの位置が歪んだりで 「壊してしもたっ！」と、あせりました......何とかできました。 エプソントヨコムの、SG8002CA 3.3VCMOSC と、言うものに換装しました。 webにて、shop を、みつけました。（水晶発信器書込みサービス で、検索して下さい。） 希望の周波数に書き込んでくれるサービス込みで、600円/個。 私は、113.6000MHｚの周波数を、お願いしました。 （7.1MHｚ*16......このクロックを16分周すると、duty50％の、7.1MHｚを得られるのでは....） 10KHｚ出力（ 113.6MHz clock）  10KHｚ出力（227.2MHｚ clock相当）  こちら（227.2MHｚ）の方が、成績がよいように見えて、実はノイズが多い。 single sweepで見ると  一方、113.6MHｚ clockでは、移動平均AVRと、single sweepでは、変わりありません。 次は、100KHz出力 （113.6MHz clock）  翌日、おかしいなあと思い、回路を、もっかい調べましたら、 飛び散ったハンダのせいで、MAXⅡの一部に、ハンダブリッジらしきもの発見し、除去。 もう一度測定しました。  直ったようです。ほんと、冷や汗ものです。 |
| ３．CICフィルタって、どんなん？ 私は知らなかったのですが、DD（ディジタルデザインテクノロジ CQ出版）に、記載されていました。（第10章 ディジタルFMステレオチューナーの製作） この原理を知りたくなり、Scilabも触ってみたかったので、試してみました。 CICフィルタは、コムフィルタと積分器をカスケード接続するのだそうです。 で、コムフィルタの差分方程式 X(n) -X(n-N)=Y(n) Z変換すると X(z)-X(z)*z^(-N)=Y(z) だから、伝達関数は Y(z)/X(z)=1-z^(-N) N=４と８について描いた（黒：N=4 赤：N=8）   次は、積分器の差分方程式 X(n)+Y(n-1)=Y(n) Z変換すると X(z)+Y(z)*z^(-1)=Y(z) だから、伝達関数は Y(z)/X(z)=1/( 1-z^(-1) )   で、 カスケード接続だから、両者の伝達関数を掛けた sys*sys2 の特性は （N=8で計算した）  N=32にすると  うーん、０Hzから、次のピークまでの減衰量は、変わらんな。 と、言う事は、 積分器の方を、なんとかして、減衰量を増やさなあかん訳ですね........ H21.4.16 |